A Samsung realmente planeja NAND de 1.000 camadas? Oito perguntas que vale a pena fazer

A Samsung discutiu publicamente a possibilidade de fabricar memória flash NAND com mais de 1.000 camadas até 2030. Parece impressionante, mas o que isso realmente significa para os produtos de armazenamento que usamos? O componente ficará fisicamente mais alto, será mais difícil de fabricar, menos confiável, mais lento ou mais barato? E quando alguém poderá comprá-lo?

O roteiro tecnológico da Samsung de 2022 estabeleceu como objetivo ultrapassar 1.000 camadas de V-NAND até 2030. Em agosto de 2026, a empresa apresentou a V10 Bonding V-NAND, com mais de 400 camadas. São marcos importantes, mas uma meta de 1.000 camadas não equivale a um produto disponível no mercado. Vamos examinar oito perguntas práticas, começando pela mais básica.

1. Estamos mesmo falando de 1.000 camadas, como um prédio de 1.000 andares?

Sim. A comparação com um edifício é surpreendentemente precisa. A NAND planar tradicional distribuía as células de memória por uma superfície plana. A NAND tridimensional, chamada de V-NAND na terminologia da Samsung, acrescenta camadas de células na direção vertical. Imagine a área ocupada pelo silício como um terreno: em vez de ampliar o lote, o fabricante constrói novos andares.

Para colocar isso em perspectiva, o Burj Khalifa, em Dubai, o edifício concluído mais alto do mundo, tem 163 andares acima do solo e mede 828 metros (2.717 pés) de altura. Uma matriz NAND de 1.000 camadas teria mais de seis vezes a quantidade de camadas de memória em comparação com os andares do Burj Khalifa. Evidentemente, esses andares são microscópicos, não lugares por onde pessoas possam caminhar.

A analogia vai além. Um arranha-céu precisa de poços de elevador para conectar os andares. A NAND precisa de estruturas de canais verticais que atravessem muitas camadas de células de memória. Esses canais fazem parte da arquitetura elétrica que permite acessar as células; não são simplesmente buracos vazios ou fios comuns de cobre.

Em resumo: a Samsung realmente está falando de camadas verticais de memória. O desafio é fazer esses andares microscópicos e suas conexões elétricas funcionarem de maneira consistente.

2. Qual será a altura física da NAND de 1.000 camadas? O chip final será maior?

Há três alturas diferentes a considerar: a altura da matriz ativa de memória, a espessura do die de silício e a altura do componente final encapsulado e soldado a uma placa de circuito. Não são medidas intercambiáveis.

Uma matriz de memória mais alta não exige automaticamente um encapsulamento NAND final mais alto. Os fabricantes podem reduzir a espessura das camadas individuais, afinar o silício de suporte, modificar a disposição dos circuitos e recorrer a métodos avançados de encapsulamento.

A Samsung já demonstrou que acrescentar camadas não exige um aumento proporcional de altura. A empresa informou que sua V-NAND de sétima geração, com 176 camadas, tinha altura semelhante à da geração anterior, com pouco mais de 100 camadas, em parte graças à redução das dimensões das células.

Para ter uma noção da escala, imagine um passo vertical meramente ilustrativo de 45 nanômetros por camada de memória. Multiplicar 1.000 camadas por 45 nanômetros resulta em 45 micrômetros, ou 0,045 milímetro, antes de acrescentar regiões estruturais e de conexão. Isso corresponde a aproximadamente metade do diâmetro de um fio de cabelo humano típico. Trata-se de um exemplo dimensional, não da altura da pilha de 1.000 camadas nem do passo entre camadas anunciados pela Samsung.

O encapsulamento final pode continuar com dimensões semelhantes às dos componentes NAND atuais, mesmo que sua arquitetura interna se torne mais complexa. Isso importa para pen drives USB, cartões microSD, smartphones e SSDs compactos, nos quais a altura dos componentes e o espaço na placa são limitados.

Em resumo: a pilha interna será mais complexa e poderá ser mais alta, mas isso não significa necessariamente que o componente NAND final será fisicamente maior.

3. Se os canais verticais são tão profundos, como os fabricantes vão produzi-los?

Este talvez seja o problema de fabricação mais impressionante de todo o roteiro tecnológico. Imagine abrir um furo estreito através de centenas de camadas microscópicas de materiais, mantendo o alinhamento e o formato e, depois, revestindo seu interior com materiais rigorosamente controlados. Agora repita esse processo milhões ou bilhões de vezes em um wafer.

O canal vertical às vezes é comparado a uma central de comutação, mas é mais correto descrevê-lo como um caminho elétrico compartilhado ao longo de uma sequência de células de memória. As linhas de palavra (word lines) fornecem sinais de controle às células de determinados níveis. O próprio canal participa da estrutura do transistor; não é apenas um fio passando ao lado de uma série de interruptores separados.

Os fabricantes não utilizam brocas mecânicas minúsculas. Eles removem material por meio de processos de gravação de semicondutores baseados em plasma. À medida que os furos ficam mais profundos em relação à sua largura, torna-se cada vez mais difícil manter paredes laterais retas, dimensões uniformes e velocidades de gravação aceitáveis. Esse é o desafio da gravação de alta razão de aspecto (high-aspect-ratio etching).

Equipamentos de fabricação novos ou substancialmente aprimorados fazem parte da solução. Empresas de equipamentos para semicondutores, como Lam Research e Tokyo Electron, investiram em tecnologias avançadas de gravação de alta razão de aspecto e gravação criogênica. Os processos criogênicos utilizam temperaturas baixas cuidadosamente controladas e química de plasma para melhorar a gravação em estruturas difíceis. Depois que os furos são formados, os equipamentos de deposição também precisam aplicar películas finas de maneira uniforme ao longo das paredes dos canais.

Existe outra alternativa importante de engenharia: não tentar gravar todas as 1.000 camadas em uma única operação ininterrupta. É possível fabricar e conectar várias pilhas mais curtas, reduzindo a profundidade exigida em cada etapa de gravação. A V10 da Samsung utiliza uma abordagem de três pilhas, enquanto sua arquitetura Bonding V-NAND fabrica separadamente os wafers das células e dos circuitos periféricos e depois os une. Essas técnicas enfrentam partes diferentes do problema de escalabilidade; a união de wafers, por si só, não equivale a conectar todos os canais verticais.

Por outro lado, unir seções empilhadas introduz novos desafios de alinhamento, interfaces, resistência elétrica e rendimento de fabricação. O problema não desaparece. Ele muda de forma.

Em resumo: a Samsung não chegará a 1.000 camadas simplesmente deixando os equipamentos de gravação atuais funcionando por mais tempo. Equipamentos, materiais, controle de processos e integração de múltiplas pilhas precisam avançar juntos.

4. Se fabricar esses canais é difícil, como a NAND de 1.000 camadas poderá ser confiável?

Essa pergunta merece uma boa dose de ceticismo. Durante anos, compradores compararam NAND SLC, MLC, TLC e, posteriormente, QLC com base em resistência ao desgaste, retenção de dados e confiabilidade. Cada aumento no número de bits armazenados por célula dificultou a distinção entre os estados de tensão da célula. Uma estrutura de 1.000 camadas parece acrescentar outra dimensão de dificuldade.

Entretanto, acrescentar camadas de memória e armazenar mais bits em cada célula são duas mudanças de engenharia diferentes. SLC armazena um bit por célula; MLC, dois; TLC, três; e QLC, quatro. Aumentar os bits por célula estreita as margens de tensão disponíveis. Já aumentar o número de camadas verticais traz desafios de fabricação, geometria, uniformidade elétrica e integração.

Canais mais longos podem ser difíceis de fabricar com uniformidade. Uma pequena mudança de diâmetro entre o topo e a base, uma espessura irregular das películas ou uma variação na resistência elétrica podem alterar o comportamento de células individuais. Algumas dessas diferenças podem dificultar a leitura ou reduzir a margem para uma programação confiável.

A discussão técnica da Samsung sobre a V10 reconhece os desafios criados por estruturas mais altas e descreve melhorias nos perfis dos canais, na uniformidade dos processos e na operação dos dispositivos. Isso é animador, mas não equivale a dados publicados de confiabilidade de longo prazo em campo para um futuro produto de 1.000 camadas.

Os controladores NAND também ajudam a proteger os dados. Eles usam códigos de correção de erros (ECC), gerenciamento de blocos defeituosos, nivelamento de desgaste (wear leveling) e técnicas de novas tentativas de leitura (read-retry). Os fabricantes selecionam os dies e caracterizam a resistência ao desgaste e a retenção de dados em diferentes condições de operação. Ainda assim, nenhum grau de sofisticação do controlador transforma uma memória defeituosa em memória perfeita, e a aprovação de um chip nos testes de fábrica não promete retenção indefinida dos dados sem alimentação elétrica.

A dificuldade cresce exponencialmente? Não necessariamente no sentido matemático. Mais etapas de processo e tolerâncias mais rigorosas podem agravar problemas, mas não existe uma fórmula fundamentada que determine que a NAND de 1.000 camadas precise ser uma porcentagem específica menos confiável que a NAND de 176 camadas.

Em resumo: a questão não é se a Samsung consegue demonstrar um chip funcional de 1.000 camadas. É se consegue fabricá-lo em grandes volumes, atendendo consistentemente aos requisitos de resistência ao desgaste, retenção e taxas de erro por um custo aceitável.

5. Mil camadas tornarão a gravação na NAND mais lenta?

Gravar dados na NAND geralmente é mais exigente do que lê-los, porque a programação altera o estado de carga das células de memória. Mais camadas podem introduzir complicações elétricas, incluindo caminhos de canal mais longos e cargas capacitivas maiores. Mas mais camadas não significam automaticamente gravações mais lentas.

Três medidas internas de tempo são importantes: tempo de programação de página (tPROG), tempo de leitura de página (tR) e tempo de apagamento de bloco (tBERS). Elas são diferentes da taxa de transferência em megabytes por segundo anunciada para um SSD ou pen drive USB.

A V-NAND de sexta geração da Samsung, lançada em 2019, apresentou latência de gravação inferior a 450 microssegundos (0,450 milissegundo) e latência de leitura inferior a 45 microssegundos (0,045 milissegundo), melhorando os aproximadamente 500 e 50 microssegundos da geração anterior. Em outras palavras, a Samsung aumentou a quantidade de camadas e reduziu a latência.

Para entender por que pequenas mudanças importam, considere 0,450 milissegundo como referência hipotética. Um aumento de 25% na latência de programação resultaria em 0,563 milissegundo; um aumento de 50%, em 0,675 milissegundo; e o dobro, em 0,900 milissegundo. Esses números são exemplos ilustrativos, não previsões para a NAND de 1.000 camadas da Samsung.

Há também um dado recente mais animador. Segundo a Samsung, sua V10 Bonding V-NAND oferece desempenho de programação aproximadamente 45% mais rápido e entrada/saída NAND 33% mais rápida que a V9, apesar de ultrapassar 400 camadas. Esses números são melhorias entre gerações informadas pela Samsung; não significam que todo SSD construído com V10 gravará dados 45% mais rápido.

No nível do dispositivo, os controladores gravam em vários dies e planos, ocultam parte das operações por meio do paralelismo e utilizam cache. Portanto, o desempenho de um produto de armazenamento pode ser diferente do desempenho de seus dies NAND individuais. Uma densidade maior pode favorecer a capacidade, mas reduzir a quantidade de dies disponíveis para gravações paralelas em um produto de determinada capacidade.

Em resumo: não há maneira fundamentada de multiplicar a quantidade de camadas para estimar a latência de gravação futura. O desafio é saber se as melhorias na arquitetura e nos circuitos poderão compensar a complexidade elétrica adicional.

6. A NAND de 1.000 camadas precisará de um controlador mais inteligente e potente?

Possivelmente, mas não apenas porque o controlador precisaria lembrar quais dos 1.000 andares contêm setores defeituosos. Em geral, a NAND gerencia páginas físicas e blocos de apagamento, enquanto o computador host enxerga setores lógicos ou endereços de blocos lógicos. As informações sobre blocos defeituosos e as tabelas de mapeamento permitem ao controlador evitar regiões inutilizáveis sem verificar todos os blocos antes de cada gravação.

Pense em um sistema de reservas de hotel. Ele não inspeciona todos os quartos sempre que alguém faz check-in. O sistema já possui registros dos quartos disponíveis, ocupados ou fora de serviço. Um controlador flash mantém registros comparáveis, embora seus algoritmos reais sejam muito mais complicados.

Uma densidade NAND maior pode exigir estruturas de mapeamento maiores, mais blocos físicos por die ou requisitos diferentes de agendamento de operações. Porém, se dois dispositivos oferecem 1 TB de capacidade, uma versão de 1.000 camadas não exige automaticamente uma tabela de mapeamento proporcionalmente maior do que uma versão de 176 camadas. A granularidade do mapeamento, a organização física, o projeto do firmware e a memória disponível no controlador fazem diferença.

A possível perda de velocidade mais preocupante vem da correção de erros e da movimentação de dados. Se a NAND futura exigir ECC mais robusto, mais tentativas de leitura ou mais coleta de lixo (garbage collection), o controlador poderá gastar tempo adicional recuperando ou reorganizando dados. Por outro lado, melhorias na qualidade da NAND e na arquitetura dos controladores podem evitar essas penalidades.

Compare um dispositivo de 1 TB feito com NAND antiga a outro de 1 TB feito com NAND muito mais densa: a capacidade lógica não muda, mesmo que a quantidade e a organização dos dies físicos sejam diferentes. Agora compare um dispositivo de 1 TB com um de 8 TB. O maior tem muito mais capacidade para gerenciar, mas isso não prova que a quantidade de camadas verticais, por si só, crie oito vezes mais trabalho.

Em resumo: os controladores continuarão evoluindo, especialmente na correção de erros, no agendamento e no mapeamento. Mas mais camadas não significam um aumento linear das necessidades de processamento do controlador.

7. Menos chips NAND tornarão o armazenamento mais barato — ou mais lento?

Este é um dos argumentos econômicos mais fortes a favor da NAND de 1.000 camadas. Se os fabricantes conseguirem produzir mais bits utilizáveis por wafer, o custo por gigabyte poderá cair. Um die de maior capacidade também pode permitir que um SSD ou pen drive USB alcance a capacidade desejada com menos dies, simplificando potencialmente o encapsulamento e reduzindo a quantidade de componentes.

Mas mais camadas não significam automaticamente um aumento proporcional de capacidade. A área do die, os bits armazenados por célula, o espaçamento entre células, os circuitos periféricos, a área de reserva e o rendimento de fabricação influenciam a densidade utilizável.

Estes são exemplos hipotéticos de capacidade por die, não um roteiro de produtos da Samsung. Para simplificar, considera-se que 1 TB equivale a aproximadamente 8 Tb, antes da capacidade de reserva e da sobrecarga de formatação. Um encapsulamento pode conter vários dies NAND; portanto, a quantidade de dies não é necessariamente igual à quantidade de encapsulamentos.

Agora considere a economia de fabricação. O processamento de um wafer futuro poderá custar mais porque exigirá etapas adicionais de gravação, deposição, união, inspeção e testes. Ainda assim, se produzir muito mais armazenamento utilizável, seu custo por terabyte poderá cair.

Neste exemplo, os custos de processamento do wafer aumentam 60%, mas o custo por terabyte utilizável cai 36%. Os valores são inteiramente hipotéticos e excluem encapsulamento, controladores, montagem, distribuição e lucro. Eles ilustram a lógica econômica, não os custos reais da Samsung.

Existe também uma ressalva de desempenho. Os controladores SSD alcançam altas taxas de transferência em parte porque gravam em vários dies NAND em paralelo. Substituir 16 dies de menor capacidade por quatro de maior capacidade pode reduzir o paralelismo no nível dos dies. Isso pode afetar a gravação sustentada, especialmente depois que a unidade esgota seu cache SLC. Interfaces mais rápidas, planos adicionais e melhor agendamento podem ajudar, mas talvez não eliminem essa compensação.

Em um pen drive USB sensível a custos, o fabricante pode preferir menos dies e uma lista de materiais mais barata. Em um SSD corporativo, manter uma taxa de transferência consistente pode justificar uma configuração diferente de dies.

E, mesmo que os custos de produção da NAND caiam, os preços de varejo dependem da oferta, demanda, utilização da capacidade produtiva, estoques e posicionamento dos produtos. Um custo menor por bit não garante uma redução imediata no preço pago pelos clientes.

Em resumo: o objetivo econômico não é apenas ter menos chips. É obter mais armazenamento utilizável e confiável por dólar gasto na fabricação, sem sacrificar desempenho em excesso.

8. A Lei de Moore está perdendo força? Quando chegará a NAND de 1.000 camadas?

Gordon Moore, cofundador da Intel, observou que a quantidade de transistores nos circuitos integrados tendia a dobrar aproximadamente a cada dois anos. A conhecida versão de 18 meses costuma estar associada a expectativas sobre o desempenho computacional. A Lei de Moore era uma observação da indústria e uma expectativa econômica, não uma lei física que obrigasse o progresso a continuar para sempre.

Os fabricantes de NAND encontraram outro caminho para aumentar a densidade: em vez de apenas diminuir as estruturas na superfície de um chip plano, passaram a construir verticalmente. A Samsung apresentou sua primeira V-NAND comercial em 2013, com 24 camadas. Sua demonstração da V10 em 2026 ultrapassa 400 camadas. A empresa discutiu publicamente a possibilidade de superar 1.000 camadas até 2030.

A data é importante, mas a escolha das palavras também. No Samsung Tech Day 2022, a empresa afirmou que previa empilhar mais de 1.000 camadas até 2030. Trata-se de uma meta do roteiro de desenvolvimento, não de uma data garantida para produção em massa ou lançamento no varejo.

É preciso distinguir pelo menos três marcos: demonstrar a tecnologia com sucesso, fabricá-la com rendimentos economicamente aceitáveis e comercializá-la dentro de SSDs, pen drives USB e outros dispositivos acabados. Esses marcos podem ocorrer em momentos diferentes.

Então a NAND de 1.000 camadas está a cinco anos de distância ou a 25? O objetivo declarado publicamente pela Samsung aponta para aproximadamente 2030, apenas cerca de quatro anos depois da publicação deste artigo, em outubro de 2026. Mas o momento exato da disponibilidade comercial continua sem confirmação.

Em resumo: a Lei de Moore talvez já não descreva cada etapa do progresso dos semicondutores, mas a busca por mais bits por dólar continua. Para que a NAND de 1.000 camadas se torne uma tecnologia acessível e comum, a economia de fabricação e a confiabilidade serão tão importantes quanto atingir o número de camadas que chama a atenção nas manchetes.

Considerações finais: 1.000 camadas são um marco, não a linha de chegada

O plano da Samsung é real. A empresa discutiu publicamente ultrapassar 1.000 camadas de V-NAND até 2030, e seu anúncio da V10 com mais de 400 camadas mostra que o desenvolvimento está avançando. Mas é fácil confundir um marco impressionante de fabricação com um produto de armazenamento automaticamente melhor.

Para os clientes, as perguntas importantes continuam familiares: quanto armazenamento recebemos? Com que velocidade podemos gravar dados? Por quanto tempo os dados permanecerão confiáveis? E quanto isso custa?

Um chip NAND de 1.000 camadas que custe caro demais, tenha baixo rendimento de fabricação ou imponha compromissos inaceitáveis de desempenho não conquistará automaticamente o mercado. A verdadeira conquista será oferecer maior densidade preservando a confiabilidade e a viabilidade econômica que tornam a memória flash útil desde o início.

É por isso que vale a pena acompanhar o caminho até 1.000 camadas. Não porque o número em si seja mágico, mas porque a engenharia necessária para alcançá-lo moldará a próxima geração de SSDs, pen drives USB, cartões de memória e outros produtos de armazenamento flash.

Fontes e leituras adicionais

• Samsung Tech Day 2022: mais de 1.000 camadas de V-NAND até 2030
• Samsung FMS 2026: V10 Bonding V-NAND com mais de 400 camadas
• Samsung: discussão sobre a engenharia e o desenvolvimento da V10
• Samsung: a história por trás da V-NAND
• Samsung: latência da V-NAND de sexta geração e tecnologia de canais verticais
• The Skyscraper Center: dados do edifício Burj Khalifa